总数:7860 | 当前第636/786 首页 上一页 ... 631 632 633 634 635 636 637 638 639 640 ... 下一页 尾页
CMOS集成电路闩锁效应_集成电路原理与设计
集成电路原理与设计贾嵩副教授主讲。CMOS集成电路闩锁效应的行成;防止闩锁效应的措施。闩锁效应是CMOS工艺所特有的寄生效应,严重会导致电路的失效,甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的,当其中一个三极管正偏时,就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻,使寄生的三极管不会处于正偏状态。 静电是一种看不见的破坏力,会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应(latch-up)是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上,则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏,并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下,器件在电源与地之间形成短路,造成大电流、EOS(电过载)和器件损坏。防御措施:   1)在输入端和输出端加钳位电路,使输入和输出不超过不超过规定电压。   2)芯片的电源输入端加去耦电路,防止VDD端出现瞬间的高压。   3)在VDD和外电源之间加线流电阻,即使有大的电流也不让它进去。   4)当系统由几个电源分别供电时,开关要按下列顺序:开启时,先开启COMS电路得电源,再开启输入信号和负载的电源;关闭时,先关闭输入信号和负载的电源,再关闭COMS电路的电源。
  1. 2009/10/25
  2. 人气(14409)
  3. 星级(10)
  4. 评论(0)
总数:7860 | 当前第636/786 首页 上一页 ... 631 632 633 634 635 636 637 638 639 640 ... 下一页 尾页